Intel推出Foveros技术3D堆栈晶片的全新方式

逻辑晶片3D堆叠技术：继2018年推出EMIB（嵌入式多晶片互连桥接）2D封装技术之后，Intel此次展示了业界首创的名为Foveros的全新逻辑晶片3D堆叠技术，可实现在逻辑晶片上堆叠逻辑晶片。

Raja-Architecture-Day-Final-Press-16-2060x1159.jpg(135.06KB,下载次数:0)

2018-12-1310:24上传

该技术有望首次将晶片的堆叠从传统的无源中间互连层和堆叠储存晶片扩展到CPU、GPU和AI处理器等高性能逻辑晶片，为整合高性能、高密度和低功耗硅製程技术的零件和系统铺平了道路。设计人员可在新的产品形态中“混搭”不同的技术专利模组与各种储存晶片和I/O配置。并使得产品能够分解成更小的“经畔组合”，其中I/O、SRAM和电源传输电路可以整合在基础晶片中，而高性能逻辑“晶片组合”则堆叠在顶部。

Raja-Architecture-Day-Final-Press-12.jpg(326.71KB,下载次数:0)

2018-12-1310:26上传

Raja-Architecture-Day-Final-Press-17.jpg(242.37KB,下载次数:0)

2018-12-1310:26上传

Raja-Architecture-Day-Final-Press-19.jpg(254.29KB,下载次数:0)

2018-12-1310:26上传

Intel预计将从2019年下半年开始推出一系列採用Foveros技术的产品。首款Foveros产品将整合高性能10nm计算堆叠“晶片组合”和低功耗22FFL基础晶片。它将在小巧的产品形态中实现世界一流的性能与功耗效率。

消息来源

标签：

免责声明：本文为转载，非本网原创内容，不代表本网观点。其原创性以及文中陈述文字和内容未经本站证实，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺，请读者仅作参考，并请自行核实相关内容。